IIS的介绍和配置
s3c2440一共有5个引脚用于IIS：IISDO、IISDI、IISSCLK、IISLRCK和CDCLK。前两个引脚用于数字音频信号的输出和输入，另外三个引脚都与音频信号的频率有关，可见要用好IIS，就要把信号频率设置正确。IISSCLK为串行时钟，每一个时钟信号传送一位音频信号，因此IISSCLK的频率＝声道数×采样频率×采样位数，如采样频率fs为44.1kHz，采样的位数为16位，声道数2个（左、右两个声道），则IISSCLK的频率＝32fs＝1411.2kHz。IISLRCK为帧时钟，用于切换左、右声道，如IISLRCK为高电平表示正在传输的是左声道数据，为低电平表示正在传输的是右声道数据，因此IISLRCK的频率应该正好等于采样频率。由于IIS只负责数字音频信号的传输，而要真正实现音频信号的放、录，还需要额外的处理芯片（在这里，我们使用的是UDA1341），CDCLK为该芯片提供系统同步时钟，即编解码时钟，主要用于音频的A/D、D/A采样时的采样时钟，一般CDCLK为256fs或384fs。通过以上分析可以发现，采样频率fs对频率的设置至关重要。而fs不是任意设置的，一般基于不同的应用场合和听觉效果，而设置不同的几个固定的值，如8kHz、16kHz、22.05kHz、44.1kHz、48kHz、96kHz等。为了使系统得到以fs为基数的各类时钟信号，就要重新调整系统时钟。s3c2440用于IIS的时钟源有PCLK和MPLLin，我们这里选择PCLK作为IIS的时钟源。PCLK经过两个预分频器处理后分别得到IISSCLK、IISLRCK和CDCLK（预分频器A得到IISSCLK、IISLRCK，预分频器B得到CDCLK）。寄存器IISPSR是IIS预分频器寄存器，5~9位是预分频器A，0~4位是预分频器B，一般来说，这两个预分频器的值N相等，即只要知道一个，另一个也就知道，而这里我们是通过CDCLK来计算预分频器B的值N的，即CDCLK＝PCLK / (N＋1)。PCLK与FCLK有一定的比例关系，而FCLK又是由输入频率Fin得到。在这里，我们为了简化计算，不改变PCLK与FCLK的比例关系（即维持在启动代码中定义的1:8的关系），那么由Fin而得到CDCLK一共涉及到四个参数：MDIV、PDIV、SDIV和前面公式中的N，涉及到的寄存器有MPLLCON和IISPSR。因此要得到这四个参数值，就需要一点耐心地计算，原则是误差最小，其中需要注意的是，计算的结果（包括中间过程的结果）不要溢出，即不要超过32位。例如Fin为12MHz，我们设置采样频率fs＝44.1kHz，而CDCLK＝384fs＝16.9344MHz，那么经过计算，最终得到N＝3，MDIV＝150，PDIV＝5，SDIV＝0，即IISPSR = (3
页:
[1]